دراین مقاله اثرات تزریق خطا در سه ریزپردازنده 8085 ، Z80 و MC6809 مورد ارزیابی قرار گرفته است. برای رسیدن به این هدف روش‌های کشف خطا در هریک از ریزپردازنده‌ها پیاده‌سازی شده واز روش اغتشاش در منبع تغذیه جهت تزریق خطا استفاده شده‌است. پارامتر بررسی اثرات خطا، میزان پوشش کشف خطا، تأخیر آنها و سربار حافظه است. روش استفاده شده جهت کشف خطا، روش زمان- زمان- نشانی (Time-Time-Address) است که شامل پنج مکانیزم کشف اشکال است که هر یک از آنها می تواند نوع خاصی از اشکال‌های روند کنترل را کشف نمایند. در هر سه ریزپردازنده این پنج مکانیزم در قالب یک پردازنده‌‌ی مراقب طراحی شده است که برای پیاده‌سازی آن از یک FPGA و نرم افزارهای شبیه‌ساز آن استفاده گردیده‌است. نتایج حاصل از آزمایشات نشان داده‌است که میانگین پوشش کلی کشف اشکال مکانیزم‌ها در سه ریزپردازنده حدود 90% است. مقایسه نتایج این آزمایشات نشان می دهد هرچند تفاوت‌هایی درنتایج یک مکانیزم بین سه ریزپردازنده وجود داشته است اما در جمع پنج مکانیزم، میزان پوشش کشف اشکال اختلاف ناچیزی داشته است که بیانگراین است که روش زمان- زمان- نشانی، مستقل از نوع ریزپردازنده پوشش کشف بالایی داشته است.

انتخاب بهترین مجموعه آزمون از بین مجموعه آزمون های مختلف، تأثیر زیادی روی کاهش توان و زمان بکارگیری آزمون دارد. روشهای پیشین انتخاب مجموعه آزمون، به دو معیار کاهش توان و زمان بکارگیری آزمون بصورت جداگانه پرداخته‌اند. در این مقاله دو معیار کاهش توان و زمان بکارگیری آزمون بصورت همزمان در نظرگرفته شده و روش جدیدی ارائه شده است. نتایج شبیه‌سازی روی محک‌های ISCAS 85 بهبود مصرف توان و زمان بکارگیری آزمون را نشان می‌دهد.

تولید بردار آزمون یکی از مسائل مهم در آزمون مدارات دیجیتالی می باشد. در این مقاله تولید بردار آزمون برای مدارات دیجیتالی درسطح گیت برای آشکارسازی خطای اتصال به "1" یا " 0" با استفاده از الگوریتم ژنتیک مورد نظر می باشد. روش مورد نظر در حالت وجود چندین خطا (multi-fault) و مدارات دارایFan-Out و در حالتیکه تعداد ورودی‌ها مدار بالا باشد دارای عملکرد مناسب می‌باشد. نتایج شبیه‌سازی کارایی این روش تولید ‌بردار آزمون برای مدارات دیجیتالی را نشان می‌دهد.

در دو دهه‌ی گذشته، تکنیک‌های شبکه‌های عصبی به عنوان یک روش متکی بر داده به بلوغ رسیده‌اند و افق کاملاً جدیدی را در عرصه تشخیص خطا به‌وجود آورده‌اند. با گسترش سریع هر دو صنعت مدارهای آنالوگ و دیجیتال، مبحث تست در حال تبدیل شدن به موضوعی فوق العاده مهم است. استفاده از شبکه‌های عصبی روشی موفق در تشخیص خطا است. در این مقاله استفاده از شبکه‌های عصبی در تشخیص خطا در مدارهای mixed-signal و به عنوان نمونه یک ADC 3بیتی از نوعflash را بررسی می‌کنیم. سپس نتایج را با سه روشFFT ، هیستوگرام و sine fit مقایسه می‌کنیم. در نهایت به این نتیجه رسیدیم که روش شبکه عصبی می‌تواند نقش قابل توجهی در تشخیص خطا و تعیین محل وقوع آن داشته باشد.

مسأله تست مدارهای دیجیتال و آزمایش صحت کارکرد آنها خصوصا در مدارهای مجتمع با اندازه بسیار وسیع (VLSI) از اهمیت بسیاری برخوردار است. در این مقاله طول تست مربوط به نمونه‌های ضد تصادفی برای N بار تشخیص اشکالات موجود در مدارهای VLSI تحلیل گردیده و با کمک تکنولوژی خود آزمایشی داخلی(BIST) مورد ارزیابی و اندازه‌گیری قرار‌گرفته است. سپس این شیوه تست روی مدار سنجش ISCAS85 C432 شبیه‌سازی شده و نتایج آن با محاسبات انجام گرفته مقایسه شده است.

مولد اعداد تصادفی، عموماً مقادیری با توزیع چگالی یکنواخت تولید می‌کنند. در برخی موارد مانند شبیه سازی مونت کارلو، مقادیری با توزیع چگالی نمایی و ویبول لازم است. یکی از روش های تولید مقادیر تصادفی غیریکنواخت، افزودن یک سخت‌افزار اضافی به مولد اعداد تصادفی یکنواخت می‌باشد. در این مقاله، سه ساختار جهت تولید مقادیر با توزیع نمایی، مورد مطالعه و مقایسه قرار گرفته‌اند. این ساختارها براساس سه الگوریتم COERDIC ، Interpolation وpiecewise کار می‌کنند. در این بررسی از تراشه‌های FPGA برای مقایسه سرعت، سربار سخت افزاری و دقت تولید اعداد استفاده شده است.نتایج آزمایشات نشان داده است که روش piecewise دارای بیشترین سرعت می‌باشد در حالیکه دقت روش‌های مبتنی بر چندجمله ای و جدول (به دلیل خطای فرمول محاسباتی‌شان) کمتر از روش CORDIC است. از نطر حجم سخت‌افزاری، این نتیجه بدست آمده استکه برای داده‌های با طول کوچکتر، piecewise در مجموع روش مناسبی بوده، در حالیکه برای داده های با طول بزرگتر، CORDIC کارایی بهتری دارد.