انجمن کامپیوتر ایران

یکی از مهمترین چالش ها برای سیستم های دیجیتال مقیاس نانو، کاهش قابلیت اطمینان ناشی از افزایش نرخ خطای نرم این سیستم ها می باشد. با رسیدن ابعاد ابزارهای دیجیتال به مقیاس نانو نرخ خطای گذرای چندگانه، ناشی از برخورد یک ذره پرانرژی به سطح تراشه ها بیش از نرخ خطای گذرای تک‏رخدادی خواهد بود. بنابراین در فرآیند طراحی این سیستم ها، تکنیک های بهینه سازی باید آگاه از خطاهای گذرای چندگانه انتخاب شوند. در این مقاله، با ارایه چارچوبی جدید و به کمک افزایش پوشش الکتریکی دروازه های حساس، از طریق اندازه گذاری مجدد آن‏ها نرخ خطای نرم چندگانه در مدارهای ترکیبی بهبود یافته است. نتایج بروی روی مدارهای محک ISCAS85 نشان می دهد که اندازه گذاریمجدد دروازه ها در حضور گذارهای چند رخدادی موجب بهبود 2X نرخ خطای نرم در مقایسه با زمانی خواهد بود که اندازه گذاری دروازه ها تنها در حضور گذارهای تک رخدادی انجام می گیرد.