انجمن کامپیوتر ایران

اهمیت قابلیت اطمینان مدارها و خصوصاً اثر تشعشعات کیهانی و اشکالات ناشی از برخورد این ذرات به مدارات، با کاهش روزافزون ابعاد تکنولوژی و نیز ولتاژهای عملیاتی، به صورت چشمگیری افزایش یافته است. لذا امروزه، بکارگیری روش‌هایی جهت افزایش مقاومت کلی مدار نسبت به برخورد ذرات پرانرژی به یکی از چالش‌برانگیزترین مباحث مربوط به طراحی مدارهای دیجیتال تبدیل شده است. در این مقاله، یک لچ مقاوم در برابر خطای نرمِ ناشی از برخورد ذرات پرانرژی به سطح تراشه، جهت کاربرد در مدارهای با قابلیت اطمینان بالا معرفی می‌گردد. اساس روش پیشنهادی، استفاده از فیدبک‌های چندگانه به هنگام قرارگیری لچ در وضعیت نگهداری از داده است. شبیه‌سازی‌های انجام‌شده با نرم افزار HSPICE در تکنولوژی 65 نانومتر نشان می‌دهد، ساختار پیشنهادی قادر به حذف اثرات تک‌رخداد و نیز چندرخداد واژگونی بوده و در مقایسه با سایر مدارات مشابه، حداقل دارای کاهش حدود 13 درصدی پارامترهای تأخیر و توان مصرفی می‌باشد.