انجمن کامپیوتر ایران

برای عضویت کلیک کنید
Filter Parent not found! Please put the posts element on the page, and turn on 'Enable Post Filtering' option on it

آرشیو مقالات

عنوان مقاله نویسنده(ها) مربوط به کنفرانس چکیده خرید مقاله
R. Shamsaei, A. Hamzeh, A. Rahmani
نهمین کنفرانس سالانه انجمن کامپیوتر ایران
Abbas Ghaemi Bafghi, Babak Sadeghiyan
نهمین کنفرانس سالانه انجمن کامپیوتر ایران
محمد ملایی امامزاده, احمد حکیمی, حسین نظام آبادی پور
نهمین کنفرانس سالانه انجمن کامپیوتر ایران
آرش جلال زاده فرد, بهمن جوادی, سيداحمد معتمدی
نهمین کنفرانس سالانه انجمن کامپیوتر ایران
رقیه جدا, زهرا عسگری, فهیمه نوری, سعیده ساروخانی
نهمین کنفرانس سالانه انجمن کامپیوتر ایران
سعید شریفیان, منصور وفا دوست
دهمین کنفرانس سالانه انجمن کامپیوتر ایران
در این مقاله یک فیلتر فازی - ویولت برای کاهش اثر نویزهای گوسی جمع شونده با تصویر ارائه شده است. این فیلتر از دو بخش تشکیل شده است. بخش اول مشتق فازی را در 8 جهت مختلف متناظر با همسایگی‌های 3*3 پیکسل میانی بدست می‌آورد؛ در بخش دوم از این مشتقات جهت‌دار فازی وزن داده شده برای نرم‌سازی تصویر استفادده می‌شود. برای پیداکردن میزان نویز موجود در تصویر و توزیع آن از اختلاف میان تصویر نویزی و تصویر حذف نویز شده توسط روشBayes shrink استفاده می‌شود. روشBayes shrink یک روش حذف نویز بر اساس تبدیل ویولت است که جزئیات تصویر و لبه‌ها را حفظ می‌نماید. برای نشان دادن کارایی، روش ارائه شده پیاده‌سازی گردید و نتایج بدست آمده با فیلترهای مشابه گردید که حاکی از موثر بودن فیلتر ارائه شده می‌باشد.
Abolfazl. Haghighat, Saina. Jalili, Sanya. Attari
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
Saeed Montazeri, Reza Berangi, Mahmood Fathy
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
Mohammad Hossien Yaghmaee, Ali Akbar Neghabi
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
Amir Talaei-Khoei, Mohammad Kazem Akbari
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
Mohammad Reza Yazdchi, Seyyed Ali Seyyed Salehi, Reza Zafarani
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
Ahmad Sohrabi, Robert L. West, Andrew Brook
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
Ehsan Fazl Ersi, John. S. Zelek, Hamid R. Abrishami
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
سید مهدی حسینی نسب حتکنی, حسن طاهری
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
نرگس روشن‌بینی, شادرخ سماوی, نادر کریمی
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
سعیده ممتازی, مریم فاضل زرندی, حسین ثامتی, محمد بحرانی
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
سعید جلیلی, سمیه ملکوتی خواه علون آبادی
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
هدیه ساجدی, رسول جلیلی, مهدی نیامنش
یازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
ناصر فرج زاده
دوازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
خوشه‌بندي گره‌ها در شبکه‌هاي حسگر یکی از روش‌هاي موثر در طولانی کردن عمر این شبکه‌ها بشمار می‌آید. در این مقاله الگوریتمی مبتنی بر اتوماتاهاي یادگیر جهت خوشه‌بندي گره‌ها (LACA) در شبکه‌هاي حسگر پیشنهاد می‌گردد. الگوریتم پیشنهادي یک الگوریتم توزیع شده است و مستقل از اندازه و ساختار شبکه حسگر عمل می‌کند. کارایی الگوریتم پیشنهادي از طریق شبیه‌سازي و مقایسه نتایج بدست آمده با نتایج روش‌هاي پیشین مورد ارزیابی قرار گرفته است. نتایج بدست آمده حاکی از کارایی بالاي الگوریتم پیشنهادي است.
پویا اسدی
دوازدهمین کنفرانس بین‌المللی سالانه انجمن کامپیوتر ایران
واحد (Multiplier Accumulator) MAC سریع با استفاده از تسهیم کننده‌های ترانزیستور عبور ارائه شده است. در بخش تولید حاصلضرب‌های جزئی از الگوریتم مبنای چهار بوت تصحیح یا فته بهره برده شده است. در قسمت کاهش حاصلضرب‌های جزئی کمپرسور 2-4 بر اساس تسهیم کننده‌های ترانزیستور عبور معرفی گشته‌ است. به دلیل عملکرد مناسب تسهیم کننده‌ها، تعداد مرحله‌های مسیر بحرانی دروازه ها حداقل شده است و در نتیجه مدارهای جدید دارای سرعت بالاتر نسبت به مدارهایCMOS معمول هستند. جمع کننده پیش بینی کننده رقم نقلی با زنجیره نقلی منچستر پیاده‌سازی شده است. در پیاده‌سازی جمع کننده از منطق DCVS استفاده گردیده است. جمع کننده ارائه شده مشکل هماهنگی تاخیر مدار قبلی را از بین برده است. بدترین حالت در جمع کننده پیش بینی کننده رقم نقلی از نظر توان مصرفی 25٫8 ٪ کاهش داشته است. زمان ضرب ns 4،4 در منبع تغذیهv 2،5 می‌‌باشد. در مجموع واحد ضرب کننده ارائه شده 45*45 بیت در مقایسه با طرح‌های مشابه از نظر توان مصرفی 14٫62 ٪ کاهش، از نظر تاخیر 12٫1 ٪ کاهش و از نظر تعداد ترانزیستور 6٫72 ٪ کاهش داشته است.
1 2 3 4 5 6 143