انجمن کامپیوتر ایران

در این مقاله یک فیلتر فازی - ویولت برای کاهش اثر نویزهای گوسی جمع شونده با تصویر ارائه شده است. این فیلتر از دو بخش تشکیل شده است. بخش اول مشتق فازی را در 8 جهت مختلف متناظر با همسایگی‌های 3*3 پیکسل میانی بدست می‌آورد؛ در بخش دوم از این مشتقات جهت‌دار فازی وزن داده شده برای نرم‌سازی تصویر استفادده می‌شود. برای پیداکردن میزان نویز موجود در تصویر و توزیع آن از اختلاف میان تصویر نویزی و تصویر حذف نویز شده توسط روشBayes shrink استفاده می‌شود. روشBayes shrink یک روش حذف نویز بر اساس تبدیل ویولت است که جزئیات تصویر و لبه‌ها را حفظ می‌نماید. برای نشان دادن کارایی، روش ارائه شده پیاده‌سازی گردید و نتایج بدست آمده با فیلترهای مشابه گردید که حاکی از موثر بودن فیلتر ارائه شده می‌باشد.

محلي كردن ارتباط بين کروموزوم‌ها در الگوريتم‌هاي ژنتيکي علاوه بر سرعت دادن به محاسبات مي‌تواند باعث بهبود كيفيت جواب‌های بدست آمده گردد. يكي از مدل‌هايي كه براي محلي کردن عملگرهاي ژنتيكي ارايه شده است اتوماتاي سلولي ژنتيکي مي‌باشد. در اين مقاله براي اولين بار مكانيزمي به نام بازچيني به منظور بهبود عملکرد اتوماتاي سلولي ژنتيكي پيشنهاد مي‌شود. اين مکانيزم در فواصل مشخص به تغيير همسايگي‌ها و ايجاد آرايش جديد در سلول‌ها مي‌پردازد. مزيت استفاده از اين مكانيزم کاهش تعداد همگرايي‌هاي زودرس و نامطلوب در همسايگي‌ها و ايجاد فرصت‌هاي بهتر براي افراد جمعيت به منظور توليد نسل مي‌باشد. به منظور نشان دادن کارايي مکانيزم بازچيني روش‌هاي مختلف بازچيني بر روي مسائل متنوعي مانند مسائل کول پشتي، فروشنده دوره‌گرد و مينميم كردن توابع آزمايش شده است.

درخت ضرب کننده Wallace تصحیح یافته با استفاده از جمع کننده‌های بر اساس تسهیم کننده (Multiplexer) جدید ارائه شده است. نشان داده شده است که تاخیر برای کل ضرب کننده از پیچیدگی ((O(log(n می‌باشد. طراحی برای ضرب کننده 32 بیت انجام شده است. با توجه به خط لوله مجموع 10 تاخیر دروازه منطقی برای ضرب کننده به دست آمده است. معماری بر پایه تسهیم کننده برای جمع کننده یک بیت ارائه شده است. پیاده‌سازی با دروازه عبور تسهیم کنندهCMOS انجام گردیده است. در جمع کننده ارائه شده حاصلضرب تاخیر * توان 8،4٪ کاهش یافته است. ضرب کننده طراحی شده با نرم افزارHSPICE تحت تکنولوژی0.25µm شبیه سازی شده است و از نظر تعداد ترانزیستور 7٫64 ٪ كاهش، سطح تراشه 6٫72 ٪ کاهش و توان مصرفی 8،25% کاهش نسبت به طرح‌های دیگر داشته است.

فرآیند تبدیل مستندات آنالوگ به دیجیتالA/D) ) یکی از فرآیندهای مهمی است که در سازمان‌ها و شرکت‌هایی که با آن درگیر هستند برای ایجاد کتابخانه دیجیتال مورد استفاده قرار می‌گیرد. برای طراحی دقیق این فرآیند نیاز به استفاده از فنون مدل‌سازی و تحلیل سیستم‌ها است. با استفاده از فنون مدل‌سازی می‌توان فرآیند تبدیل مستندات آنالوگ به دیجیتال را به شکلی ارائه نمود که قابلیت تحلیل و اعتبارسنجی ساختارها و رفتارهای آن فراهم شود. به عنوان یک مطالعه موردی، بخش پیش پردازش کتابخانهPPL)) فرآیند تبدیل مستندات آنالوگ به دیجیتال در کتابخانه ملی ایران با استفاده از شبکه‌های پتری تصادفی تعمیم یافته (GSPNs) و با بهره‌گیری از ابزارSHARPE مدل‌سازی و تحلیل شده است. هدف از این تحقیق، رسیدن به مطلوب‌ترین و بهینه‌ترین زمان‌بندی و برنامه‌ریزی در سیستم است تا در نتیجه آن بره‌وری بالای منابع مختلف سیستمPPL حاصل شود. نتایج تحلیل، به عنوان بازخورد برای اصلاح فرآیند، به‌نحوی که دارای کارایی بالاتری باشد، قابل استفاده است.