مشاهده مشخصات مقاله
استفاده مقرون به صرفه از روش افزونگی سه گانه اطلاعاتی برای پوشش خطاهای گذرای چندبیتی در سامانههای رقمی آینده
|
نویسنده (ها) |
-
علی منصور
-
ساناز آزادی
-
پرستو اشراقی
|
|
مربوط به کنفرانس |
بیست و یکمین کنفرانس ملی سالانه انجمن کامپیوتر |
|
چکیده |
کاهش اندازه‌های ترانزیستورها در ابعاد نانو، مقابله با خطاهای گذرای چند بیتی (MBU) در حافظه‌ها را به دغدغه‌ی چالش برانگیز طراحان سامانههای مطمئن رقمی تبدیل نموده است. اگر چه روش افزونگی سه‌گانه‌ی اطلاعاتی قادر به پوشش این خطاهاست، مصرف توان بالای این روش در اغلب کاربردهای نوین قابل توجیه نیست. پیش بینی پژوهشگران بر جایگزینی کانال ترانزیستورهای اثرمیدان فن‌آوری CMOS با نانو لوله‌های کربنی (CNT) انگیزه‌ای شد تا این پژوهش به بررسی صرفه‌ی بکارگیری روش افزونگی سه‌گانه‌ی اطلاعاتی در فن‌آوری ترانزیستور‌هاي اثرمیدان مبتنی بر نانو لوله‌های کربنی (CNTFET) بپردازد. بهره‌برداری از فضاهای بدون استفاده‌ی حافظه موجب مصرف عمده‌ی توان این روش در مدار رای گیر اکثریت دو از سه‌ی آن می‌‌شود. این پژوهش نشان داده است که پیاده‌سازی این رای گیر با فن‌آوری CNTFET، هزینه‌های مصرف توان و تاخیر را طوری کاهش می‌دهد که افزونگی سه‌گانه‌ی اطلاعاتی را به روشی مقرون به صرفه در سامانههای آینده تبدیل خواهد نمود. نتایج شبیه‌سازي در ابعاد 45، 32 و 22 نانو با ولتاژهای تغذیه 1، 9/0 و 8/0 ولت نشان دادند که پیاده‌سازی این مدار با فن‌آوری CNTFET نسبت به فن‌آوری CMOS تا 57% بهبود در متوسط توان مصرفی و تا 83% کاهش در تاخیر را به همراه خواهد داشت. |
|
قیمت |
-
برای اعضای سایت : ۱٠٠,٠٠٠ ریال
-
برای دانشجویان عضو انجمن : ۲٠,٠٠٠ ریال
-
برای اعضای عادی انجمن : ۴٠,٠٠٠ ریال
|
خرید مقاله
|
|
.gif){kind=icon}