مشاهده مشخصات مقاله
ارائه يک روش جايابي به منظور تسهيل کشف تروآهاي سخت افزاري
|
Authors |
-
میلاد شربتی
-
قباد زرین چیان
-
مرتضی صاحب الزمانی
|
|
Conference |
بیست و چهارمین کنفرانس ملی سالانه انجمن کامپیوتر ایران |
|
Abstract |
از مسائل چالش برانگيز در چند سال اخير براي طراحان سخت افزار، مقابله با تروآهاي سخت افزاري است. عامل اصلي بروز اين مشکل، جدايي مراحل طراحي تراشه‌ها از فرايند ساخت است. به واسطه طراحي هوشمندانه تروآها در مدار، کشف آن‌ها از طريق روش‌هاي معمول آزمون ديجيتال تراشه بسيار مشکل است و غالباً از روش‌هاي تحليل مشخصات جانبي مدار استفاده مي‌شود.
گره‌هاي با سطح فعاليت کم به دليل اثرات کمي که بر روي مشخصه‌هاي تراشه مي‌گذارند، نقاط مناسبي براي تعبيه تروآ هستند. از طرفي، در تکنولوژي‌هاي جديد، اندازه طول اتصالات تأثير قابل توجهي بر روي اثرات جانبي مدار دارد. ايده اين پژوهش نيز بر پايه دو بحث مطرح شده شکل گرفته، بدين صورت که با در نظر گرفتن گره‌هاي کم فعاليت، جايابي طرح را مي‌توان به گونه‌اي تغيير داد تا مهاجم هنگامي که قصد تعبيه تروآ دارد و از اين گره‌ها خروجي مي‌گيرد، اثر آن بر روي اثرات جانبي قابل ردگيري باشد. نتايج به دست آمده نشان مي‌دهد با تحميل مقدار کمي هزينه به تراشه مي‌توان احتمال کشف تروآهاي سخت افزاري و قابليت اعتماد تراشه را افزايش داد، ضمن آنکه خنثي سازي تغييرات به وجود آمده از سمت مهاجم بسيار دشوار خواهد شد.
|
|
قیمت |
-
برای اعضای سایت : 100,000 Rial
-
برای دانشجویان عضو انجمن : 20,000 Rial
-
برای اعضای عادی انجمن : 40,000 Rial
|
خرید مقاله
|
|
.gif){kind=icon}